ispClock5610A和ispClock5620A是在系统可编程的、高扇出增强的零延时时钟发生器，适用于高性能通信和计算应用。 ispClock5610A提供高达10个单端或5个差分时钟输出，ispClock5620A提供高达20个单端或10个差分时钟输出。

结构图

典型应用

从单个时钟源生成并分配多个电路板时钟

生成多个频率

支持多种信号逻辑接口

补偿走线长度和负载差异

采用走线长度匹配来改善信号完整性

返回页首

特性

8MHz至400MHz输入/输出工作

低输出至输出的相偏 (<50ps)

低抖动的峰-峰值

多达20个可编程的扇出缓冲器

可编程的输出标准以及可单独的控制

LVTTL, LVCMOS, HSTL, eHSTL, SSTL, LVDS, LVPECL, 差分HSTL, SSTL

可编程的输出阻抗

40至70Ω 以5Ω为增量

可编程的回转率

多达10个具有单独VCCO和GND的块

1.5V, 1.8V, 2.5V, 3.3V

完全集成的高性能PLL

可编程锁定检测

通过以下方式控制乘除比率

输入分频器 (1至40)

反馈分频器 (1至40)

五个输出分频器 (2至80偶数倍)

可编程的片上环路滤波器

兼容扩频时钟

每个输出具有精密的可编程相位调节（相偏）

16 种设置；最小步长156ps

锁定到VCO频率

高达+/- 12ns的相偏范围

粗、细调节模式

多达五个时钟频率域

灵活的时钟参考和外部反馈输入

可编程的输入标准

LVTTL, LVCMOS, SSTL, HSTL, LVDS, LVPECL, 差分HSTL, SSTL

时钟A/B选择多路复用器

反馈A/B选择多路复用器

可编程的终端

所有输入和输出支持热插拔

在E2CMOS堀储器中存放四组用户可编程的配置

支持测试及多种工作配置

完整的JTAG边界扫描测试在系统编程支持

超强的抗电源噪声功能

商业(0至70°C)和工业(-40至85°C)温度范围

100-pin和48-pin TQFP封装

应用

电路板公共时钟的生成和分配

基于PLL的频率生成

高扇出的时钟缓冲器

零延时时钟缓冲器

来自莱迪思的时钟解决方案，为您提供了超越传统分立的时钟发生器、缓冲器和PCB布局“设计技巧”的更强的系统集成、信号质量和灵活性。单个器件可以取代各种零延时缓冲器、扇出缓冲器、端接电阻器、延时线以及弯曲的时钟走线布局。ispClock?系列器件针对不同的时钟应用，提供了一个标准的时钟网络解决方案。ispClock器件能够通过在系统编程产生多个时钟频率，对每个输出进行时钟走线长度差异的补偿，精确地匹配走线阻抗并且用不同的信号要求来驱动时钟网络——所有这些都满足严格的相偏和抖动标准。

时钟发生器

ispClock5600A器件 集成了多个时钟发生和分配IC，包括：时钟发生、差分时钟驱动器、单端时钟驱动器、零延时缓冲器, 以及端接电路。 ispClock5600A器件可提供4组配置，用于针对降低功耗、测试模式和其它用途，动态地改变输出频率。ispClock5600A的应用示例请参见 Power Manager II和ispClock应用示例手册。

差分时钟分配

ispClock5400D器件 在单片器件中集成了多个差分逻辑接口、零延时和非零延时扇出缓冲器。ispClock5400D提供了诸如PCI Express等SERDES时钟源应用所需的超低抖动性能。

单端时钟分配

ispClock5300S器件 在单片器件中集成了多个单端逻辑接口、零延时和非零延时扇出缓冲器。ispClock5300S的应用示例请参见 Power Manager II和ispClock应用示例手册。

益处

减小电路板面积

单片替代多片分立的时钟和缓冲器IC

减少由于蜿蜒走线和端接电阻所导致的电路板面积的浪费